目前，市场上更为主流的AI芯片方案（例如英伟达）采用冯·诺依曼的“存算分离”架构，这种架构在技术上已经趋于成熟，但仍存在内存墙对CPU性能限制的问题。“存算一体”则是将存储和计算功能融合在一起，在大算力的基础上尽可能降低功耗。
存算一体的概念尽管在上世纪70年代便已出现，但在量产和商业化落地方面暂未迎来大爆发。作为一条不同于传统架构的底层创新技术路径，存算一体是芯片领域创业公司某种意义上弯道超车、挑战巨头的最佳选择。对于两年前刚刚成立的后摩智能而言，道理同样如此。
作为后摩智能第一个作品，鸿途™H30基于SRAM存储介质，采用数字存算一体架构，具备低访存功耗和高计算密度的特性。该芯片在Int8数据精度下可实现最高256TOPS的物理算力，所需功耗35W，AI核心IPU能效比可达15Tops/W，为传统架构芯片的7倍以上。
据介绍，该芯片将主要面向智能驾驶市场。为发挥存算一体的高计算效率，后摩智能面向智能驾驶场景推出了专用IPU（处理器架构）“天枢架构”，采用多核、多硬件线程的方式扩展算力，可均衡计算效率与算力扩展灵活度。AI计算可在核内完成端到端处理，保证通用性。
后摩智能联合创始人兼研发副总裁陈亮表示，在此架构下，鸿途™H30提升了两倍性能，并降低50%功耗。
事实上，后摩智能一共规划了三代芯片架构。第一代是“天枢架构”，面向智能驾驶打造；第二代是“天璇架构”，可
应用于更多场景，从对面积、成本、性能都非常敏感的终端场景，到高阶的自动驾驶，再到大模型等云端场景；第三代IPU将面向通用人工智能打造，命名为“天玑架构”。
陈亮还表示，为了更好实现车规级标准，后摩智能基于鸿途™H30自主研发了硬件增强机制和检测机制，在提升芯片可靠性的同时保障了功能安全性。
不仅如此，后摩智能还推出了基于鸿途™H30芯片建立的智能驾驶硬件平台“力驭”，这款域控制器的CPU算力达200Kdmips，AI算力达256Tops，支持多传感器输入，平台功耗为85W。
在众多落地场景中，后摩智能为何要率先面向智驾市场打造产品？后摩智能创始人兼CEO吴强解释称，“存算一体做大算力需要一个聚焦的场景。我曾经开玩笑说因为别的赛道更卷，但真实的原因是智能驾驶其实空间很大。”
“另外还有一个更重要的原因，就是从技术和产品需求匹配这个角度，存算一体带来的技术和产品优势，和智能驾驶的关键需求是天然吻合的。”吴强认为，智能驾驶的终局是替代人类驾驶，并用传感器代替人眼、算法填补人的意识，而底层的智能驾驶芯片扮演人类大脑的角色。在这个意义上，智能驾驶芯片一定要无限接近人脑的行驶效率。
据悉，鸿途™H30将于6月份开始给Alpha客户送测。同时，其第二代产品鸿途™H50已经在全力研发中，将于2024年推出，支持客户2025年的量产车型。
